# PATENT ABSTRACTS OF JAPAN

(11) Publication number:

2000-269492

(43)Date of publication of application: 29.09.2000

(51)Int.CI.

H01L 29/78 H01L 21/265 H01L 21/8238 H01L 27/092 H01L 29/43

(21)Application number: 11-070723

16.03.1999

(71)Applicant: NEC CORP

(6)

(22)Date of filing:


(72)Inventor: ONO ATSUKI


# (54) MANUFACTURE OF SEMICONDUCTOR DEVICE

# (57)Abstract:

PROBLEM TO BE SOLVED: To improve the long term reliability of a transistor by carrying out ion implantation of fluorine after the formation of a source-drain region and then carrying out a heat treatment to suppress the slow trap.

SOLUTION: First, gate electrodes 20, 21 are formed on a silicon substrate via a gate insulating film. Then, one conductivity type impurity is introduced into the gate electrodes and into the surface of the silicon substrate. Continuously, a first heat treatment is carried out. Then, after a silicon nitride film is formed as desired, fluorine is introduced into at least the gate electrodes 20, 21, and then a second heat treatment is carried out. If the second heat treatment is carried out in a predetermined temperature range after the introduction of fluorine, the SI-H bond and dangling bond of the silicon constituting a channel region 26, etc., are effectively substituted by the introduced fluorine to form Si-H bond so that the slow trap and hot channel effect can be suppressed more





effectively. Further, the fluorine 24 having no contribution to the bond can be reduced and the deterioration of element characteristics can be prevented.

## **LEGAL STATUS**

[Date of request for examination]

01.03.2000

[Date of sending the examiner's decision of

05.06.2002

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or

application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

## (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-269492 (P2000-269492A)

(43)公開日 平成12年9月29日(2000.9.29)

(51) Int.Cl.7		識別記号		FΙ			Ŧ	-73-1*(参考)
H01L	29/78			H01L	29/78		301G	4M104
	21/265				21/265		F	5 F 0 4 0
	21/8238						604Z	5 F O 4 8
	27/092				27/08		321D	
	29/43				29/46		Α	
			农협查審	有 蘭	求項の数 6	OL	(全 11 頁)	最終頁に続く

(21)出願番号

特願平11-70723

(22)出願日

平成11年3月16日(1999.3.16)

(71)出額人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 小野 篤樹

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 100088328

弁理士 金田 暢之 (外2名)


最終頁に続く


## (54) 【発明の名称】 半導体装置の製造方法

## (57)【要約】

【課題】MOSFETにおいてスロートラップの発生を防止し、トランジスタの関値電圧の経時変化を抑制する。また、ホットエレクトロン効果による関値電圧変動や相互コンダクタンスg。の劣化を防止する。

【解決手段】ソース・ドレイン領域を形成後、基板全面にフッ素24をイオン注入し、その後、たとえば600~800℃で熱処理を行う。この熱処理により、チャネル領域26のダングリングボンドやSi-H結合をSi-F結合に置換する。





# 【特許請求の範囲】

【請求項1】 シリコン基板上にゲート絶縁膜を介して ゲート電極を形成する工程と、前記ゲート電極および前 記シリコン基板表面に一導電型の不純物を導入する工程 と、第一の熱処理を行い、前記シリコン基板中の前記不 純物を拡散させてソース・ドレイン領域を形成する工程 と、少なくとも前記ゲート電極にフッ素を導入した後、 第二の熱処理を行う工程とを有することを特徴とする半 導体装置の製造方法。

1

【請求項2】 シリコン基板上にゲート絶縁膜を介して ゲート電極を形成する工程と、前記ゲート電極および前 記シリコン基板表面に一導電型の不純物を導入する工程 と、第一の熱処理を行い、前記シリコン基板中の前記不 純物を拡散させてソース・ドレイン領域を形成する工程 と、全面にシリコン窒化膜を形成する工程と、少なくと も前記ゲート電極にフッ素を導入した後、第二の熱処理 を行う工程とを有することを特徴とする半導体装置の製 造方法。

【請求項3】 前記不純物がボロンであることを特徴と する請求項1または2に記載の半導体装置の製造方法。 【請求項4】 前記不純物が砒素、リン、またはアンチ モンであることを特徴とする請求項1または2に記載の 半導体装置の製造方法。

【請求項5】 前記ゲート電極へのフッ素の導入を、ド ーズ量を1×10<sup>13</sup> c m<sup>-2</sup>~1×10<sup>16</sup> c m<sup>-2</sup>とするイ オン注入法により行うことを特徴とする請求項1乃至4 いずれかに記載の半導体装置の製造方法。

【請求項6】 前記第二の熱処理の処理温度を500~ 900℃とすることを特徴とする請求項1乃至5いずれ かに記載の半導体装置の製造方法。

#### 【発明の詳細な説明】

## [0001]

【発明の属する技術分野】本発明はMOSトランジスタ の製造方法に関し、特に、pチャネルMOSトランジス タ(以下、pMOSという)において長期使用時の閾値 電圧の変化やドレイン飽和電流の低下を改善し、nチャ ネルMOSトランジスタ (以下、nMOSという) にお いてホットエレクトロン効果による閾値電圧変動を抑制 する技術に関する。

#### [0002]

【従来の技術】半導体装置の微細化が進行しデザイン・ ルールがディープ・サブミクロン以下に縮小される世代 においては、pMOSの構造として表面チャネル型が一 般的に採用され、これにより短チャネル効果の抑制が図 られる。このような表面チャネル型の構造を実現するた めには浅い接合のソース・ドレイン領域を形成する必要 がある。このような浅い接合を実現するため、従来、ソ ース・ドレイン領域を形成する際のイオン種をB\*に代 えBF、とすることが広く行われていた。BF、はB・

ができ、浅い接合を実現できるのである。

【0003】ところがBF、・を用いた場合、ボロン突き 抜けとよばれる現象が問題となっていた。MOSトラン ジスタの製造工程では、工程数を最小限に抑える必要か ら、通常、ゲート電極への不純物の導入とソース/ドレ イン領域への不純物の導入とは共通プロセスにて行われ る。したがってゲート電極中にもBF、が注入されるこ ととなるが、ソース・ドレイン領域形成のための熱処理 工程等において、ゲート電極中のボロンの拡散がファ素 10 により促進され、ボロンがゲート酸化膜中に取り込まれ たりゲート酸化膜を突き抜けてシリコン基板中へ拡散し てしまう。このようなボロン突き抜けが発生すると、ト ランジスタの閾値電圧が上昇したり、ブレークダウン電 圧が低下するなどゲート酸化膜の信頼性が低下する。と のような問題は、Bと同時にFも導入されてしまうBF ¿゚のイオン注入を行った場合に顕著に発生する。BF\*・ の代わりにB'を用いたイオン注入であれば、ゲート電 極中にFがBと同時に取り込まれることはないため、B の拡散が生じたとしてもゲート酸化膜を突き抜けるには 20 至らず、上記のような問題を引き起こすことは少ない。 【0004】ところで、近年ではイオン注入装置につい ても改良が進み、低い加速電圧でのイオン注入が可能と なってきており、ボロン注入によっても浅い接合が実現 される状況となってきた。したがって、加速電圧を低く する等、イオン注入法に工夫を施してボロン注入を行う ことにより、ソース・ドレインの浅い接合とボロン突き 抜けの解決の両方を実現できる。

【0005】また、ソース・ドレイン領域にはB・とF・ を導入し、ゲート電極にはB\*のみを導入する技術も開 30 発されている。特開平8-330441号公報には、ソ ース・ドレイン領域に予めF・イオンを注入し、その 後、全面にボロンをイオン注入する方法が示されてお り、このような方法を用いた場合も、ゲート電極中には フッ素が導入されないためボロン突き抜けが防止され、 同時に浅い接合も実現できると考えられる。

【0006】以上のようなゲート電極中にBF、ではな くB・が注入されるプロセスにおいては、ボロン突き抜 け現象が抑制される。しかしながらこのようなプロセス をとった場合、従来認識されていなかった以下のような 40 課題が生じる。

#### [0007]

【発明が解決しようとする課題】ゲート絶縁膜直下の領 域はトランジスタのチャネル領域として機能するが、と のチャネル領域を構成するシリコンの終端部は、図5 (a) のように、未結合のまま残存した形態 (ダングリ ングボンド)や水素で結合された形態となっている。と こでダングリングボンドはキャリアをトラップし、チャ ネル領域の機能を低下させることから、従来技術では、 通常、水素アニール処理を行い水素で終端させてSi-に比べて質量が大きいため、その飛程を小さくすること 50 H結合を生じさせることによりダングリングボンドを解

において発生する課題なのである。

消していた。ところがSi-Hの結合エネルギーは比較的低いため、水索が経時的に脱離し、再びダングリングボンドを生じやすい。このようにトランジスタの使用により経時的にダングリングボンドが増加していくと、チャネル領域のキャリアのトラップされる程度が経時的に増大する(この現象を以下、スロートラップと称する)。このようなスロートラップが発生すると、関値電圧が経時的に変化し、ドレイン飽和電流が経時的に低下するといった問題を引き起こすこととなる。

【0008】 このようなスロートラップの発生による問題は従来あまり認識されておらず、かかる問題を解決する技術についてはほとんど検討されていなかった。本願発明はこのような課題を解決するためになされたものであり、スロートラップの発生を防止し、関値電圧の変化、ドレイン飽和電流の低下を防止することを目的とする。

【0009】また本発明は、ホットエレクトロン効果に よる素子特性低下の問題を解決することも目的とする。 ホットエレクトロン効果とは、ソース・ドレイン間の電 界により加速された高エネルギーの電子や衝突電離で発 20 生した電子や正孔がゲート酸化膜中に注入されてMOS 特性が変化する現象をいう。従来のMOSFETにおい ては、チャネル領域のシリコンは結合力の弱いSi-H 末端構造となっていたため、トランジスタ駆動時にチャ ネルキャリアが衝突してSi-H結合が切断されやすか った。このようなSi-H結合の切断が生じると界面準 位が発生し、ホットエレクトロン効果を引き起こす原因 となる。ホットエレクトロン効果が発生すると閾値電圧 変動や相互コンダクタンス g の劣化が起き、素子の信 頼性が大きく低下する。このような問題は特にNMOS において顕著となる。NMOSはPMOSと比較して大 きなドレイン飽和電流が流れるからである。さらにホッ トエレクトロン効果は、素子が微細化されゲート長が短 くなり、ソース・ドレイン間に高電界が印加されるよう になるとさらに顕著となる。本発明はこのような問題を 解決し、ホットエレクトロン効果による閾値電圧変動や 相互コンダクタンスg。の劣化を有効に防止することを も目的とする。

【0010】なお、スロートラップの防止およびホットエレクトロン効果の防止は、いずれも結果として関値電 40 圧変動を抑制するという効果をもたらすものであるが、これらは本質的に異なる課題である。スロートラップによる関値電圧の変動は、チャネル領域中のSi-H結合が経時的に徐々に切断されていき、ダングリングボンドが発生することにより引き起こされるものであり、トランジスタの長期信頼性の改善に係る課題である。一方、ホットエレクトロン効果による関値電圧の変動は、トランジスタ使用時に生じるホットエレクトロンがゲート酸化膜中に侵入することにより引き起こされるものである。すなわち両者は異なるメカニズムにより異なる箇所 50

【0011】以上のように本発明は、スロートラップの発生による関値電圧の変化およびドレイン飽和電流の低下を防止するという第一の課題を解決し、さらに、ホットエレクトロン効果を抑制して関値電圧変動や相互コンダクタンスg。の劣化を防止するという第二の課題を解決することを目的とするものであるが、特に、pMOSに適用した場合にスロートラップの問題を解決し、nMOSに適用した場合にホットエレクトロン効果の問題を解決することを主目的とする。pMOSではオン電流が小さいためホットエレクトロンの問題が比較的少なく、スロートラップの問題がより重要であり、一方、nMOSでは逆にホットエレクトロンの問題の方がより重要となるからである。

[0012]

【課題を解決するための手段】本発明者は、上記課題に対し、ファ素を導入し、チャネル領域のシリコン末端をSi-F結合に置き換えることが有効であることを見いたし、本発明の完成に至ったものである。

【0013】上記課題を解決する本発明によれば、シリコン基板上にゲート絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極および前記シリコン基板表面に一導電型の不純物を導入する工程と、第一の熱処理を行い、前記シリコン基板中の前記不純物を拡散させてソース・ドレイン領域を形成する工程と、少なくとも前記ゲート電極にフッ素を導入した後、第二の熱処理を行う工程とを有することを特徴とする半導体装置の製造方法が提供される。

【0014】また本発明によれば、シリコン基板上にゲート絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極および前記シリコン基板表面に一導電型の不純物を導入する工程と、第一の熱処理を行い、前記シリコン基板中の前記不純物を拡散させてソース・ドレイン領域を形成する工程と、全面にシリコン窒化膜を形成する工程と、少なくとも前記ゲート電極にファ素を導入した後、第二の熱処理を行う工程とを有することを特徴とする半導体装置の製造方法が提供される。

【0015】本発明の半導体装置の製造方法では、少なくともゲート電極中にフッ素を導入した後、第二の熱処理によりゲート電極中のフッ素を拡散させ、拡散させたフッ素とゲート絶縁膜直下の領域のシリコンとを結合させる。これにより図5(a)に示すSi-H結合やダングリングボンドが効率的にフッ素で置換され、図5(b)のようなSi-F結合となる。Si-F結合はSi-H結合と比較して高い結合エネルギーを有するため、結合が経時的に徐々に切断されてダングリングボンドが増加するといった現象はほとんど発生しない。したがってスロートラップがほとんど発生しず、関値電圧の変化やドレイン飽和電流の低下を効果的に防止することができる。また、Si-F結合はSi-H結合よりも高

い結合エネルギーを有するため、ホットエレクトロン効 果の抑制にも有効である。従来のMOSFETでは、S i-H結合末端の切断により界面準位が発生し、ホット エレクトロン効果による素子特性の劣化が起こりやすか ったが、本発明においてはSi-H結合やダングリング ボンドがSi-F結合に置換されているため、かかる問 題を効果的に解消できるのである。

【0016】本発明においては、ソース・ドレイン領域 を形成した後、フッ素導入を行う。この順序を逆にして フッ素導入後にソース・ドレイン領域を形成すると、ス ロートラップを抑制する等の効果が必ずしも充分に得ら れないばかりか、ボロン突き抜けが顕著になる等の問題 を引き起とすことがある。

【0017】たとえばソース・ドレイン領域の不純物と してBF、やB・を用いるpMOSにおいては、これら のイオン注入前にゲート電極中にフッ素が導入されると ボロン突き抜けの問題が顕在化する。との場合、フッ素 導入後にソース・ドレイン領域形成等を目的とする熱処 理が行われるが、この熱処理を、ソース・ドレインの形 成および表面チャネル構造のゲート電極中のゲートの空 乏化の解消に最適な条件で行うと、フッ素存在下で高温 の状態となるためにボロン突き抜けが顕著になりやすい のである。たとえば従来のpMOSの製造方法におい て、BF、\*を全面にイオン注入した後、熱処理により不 純物を活性化してソース・ドレイン領域を形成するプロ セスが広く行われていた。このプロセスにおいてはフッ 素の存在下でソース・ドレイン領域形成のための熱処理 が行われる。ところが前述のようにフッ素はボロンの拡 散を促進することから(特開平8-330441号公報 等)、上記熱処理時によってゲート電極中のボロンが高 30 い拡散速度で拡散し、ゲート酸化膜を突き抜けてシリコ ン基板中へ拡散してしまうのである。

【0018】またnMOSにおいてフッ素導入後にソー ス・ドレイン領域の形成を行うと、不純物の拡散深さが 変わり、設計通りの深さのソース・ドレイン領域が形成 されなくなる場合がある。フッ素存在下では不純物の拡 散速度が変わるため、ゲート酸化膜中のフッ素がシリコ ン基板中に拡散し、このフッ素がソース・ドレイン領域 に導入された不純物の拡散を促進して拡散深さの変動を もたらす場合がある。特にフッ素の導入を基板全面に行 40 った場合、このような問題が顕著となる。

【0019】またフッ素導入後にソース・ドレイン領域 を形成すると、スロートラップを抑制する等の本発明の 効果は必ずしも充分に得られない。先にフッ素を導入し た場合、フッ素導入後にソース・ドレイン形成のための 熱処理が行われることになるが、ソース・ドレイン形成 に好適な条件で熱処理すると、いったん導入されたフッ 素がガス化し、基板やゲート電極から外部に放出する、 いわゆる外方拡散が起こりやすい。このためゲート電極

形成されなくなることがある。近年ではプロセス効率の 向上等の観点からソース・ドレイン形成の際のアニール 方法としてRTA (Rapid Thermal Annealing) 等によ り高温の急速アニールが広く用いられるが、このような 熱処理方法とした場合、特に外方拡散が顕著となり、ゲ ート電極中のフッ素残存量が少なくなる。

【0020】さらに、フッ素導入を先に行った場合、S

i-F結合の生成に寄与しないフッ素が増大し、スロー

トラップを抑制する等の効果が充分に得られないばかり でなく素子特性の劣化をもたらす場合がある。フッ素導 入後、熱処理を行うことによりSi-H結合やダングリ ングボンドがSi-F結合に置換されるが、この置換反 応が進行する程度は、フッ素の拡散とSi-F結合生成 とのバランスにより決定される。したがって、Si-F 結合生成のための熱処理は、導入するファ素量や他の条 件に応じ、最適な条件にて行うことが望ましい。ところ がフッ素導入後、ソース・ドレイン形成のための熱処理 を行った場合、との熱処理条件によってフッ素の拡散と Si-F結合生成とのバランスが決定することとなる。 一般にソース・ドレイン形成のための熱処理は高温にて 行われることから、Si-F結合の生成よりもフッ素の 拡散の方が優先し、結果としてSi-F結合に寄与しな いフッ素が増大しやすいのである。この場合、Si-F 結合の生成率が低くなって本発明の効果が充分に得られ なくなるばかりか、後の工程において未結合のフッ素の 拡散により素子特性が劣化する場合がある。たとえばシ リコン基板中、あるいは後の工程で形成された層間絶縁 膜中を未結合のフッ素が熱拡散し、トランジスタ特性等 の劣化をもたらすことがある。また、ゲート電極中に未 結合フッ素が残存し、ソース・ドレイン形成のための熱 処理工程だけでなく、その後の熱処理工程においてもボ ロン突き抜けを引き起こす場合がある。本発明において は、このような未結合フッ素の残存を防止するため、第 二の熱処理を行っているのである。

【0021】以上のことから、本発明ではソース・ドレ イン領域を形成した後にフッ素導入を行っている。

【0022】なお、ソース・ドレイン領域形成前にフッ 素を導入することについては、本発明とは異なる目的で 検討された例もある。特開平5-251463号公報に は、LDD構造のFETを製造するプロセスにおいて、 サイドウォール形成に先だってゲート酸化膜中にフッ素 を導入する方法が示されている。LDD構造の形成にお いては、まずLDD形成のためのイオン注入を行った 後、サイドウォールを形成し、次いでサイドウォールを マスクとしてソース・ドレイン領域形成のためのイオン 注入が行われることから、上記プロセスはフッ素導入後 にソース・ドレイン領域の形成を行うものである。上記 公報記載の技術は、このような順序でフッ素導入を行う ことによりホットキャリア注入時の閾値電圧の変動、キ 中のフッ素残存量が少なくなり、Si-F結合が充分に 50 ャリア移動度の低下の抑制を図っている。すなわち、ゲ

(5)

ート酸化膜内にSi-F結合を形成せしめ、ホットキャリアがゲート酸化膜に注入されることにより生じる関値電圧の変動等を抑制している。しかしながらこのような順序でフッ素導入を行った場合、ゲート酸化膜中にフッ素が存在する状態でソース・ドレイン形成のための熱処理が行われるため、ボロン突き抜けが顕著となりやすい。さらに、フッ素の外方拡散が顕著となり、また、Si-F結合の生成よりもフッ素の拡散が優先されるため、チャネル領域のSi-F結合が必ずしも充分に生成されず、本発明の目的であるスロートラップの抑制等に10対しては充分な効果は得られない。

【0023】以上のように、スロートラップの抑制とは 異なる目的でフッ素導入を行うプロセスは従来からも検 討されているが、これらのプロセスにおいてはソース・ ドレイン領域形成前にフッ素が導入されている。スロー トラップの問題は従来認識されることが少なく、その対 策も充分に検討されていなかったが、本発明者らの検討 によれば、フッ素導入を行うこと、およびフッ素の導入 をソース・ドレイン領域形成後に行うこと等によりかか る問題を有効に解決できることが明らかになった。本発 20 明はかかる知見に基づいて完成されたものである。

【0024】本発明におけるフッ素の導入は、ソース・ ドレイン領域を形成し、全面にシリコン窒化膜を形成し た後に行われることが好ましい。シリコン窒化膜を設け ることにより、フッ素の外方拡散を防止し、Si-F結 合を充分に形成することができる。また、フッ素がゲー ト電極や基板中に残存する率が高くなるため、フッ素導 入量を必要最小限にすることができ、工程上、有利であ る。シリコン窒化膜を設けないプロセスにおいては、導 入されたフッ素のうちSi-F結合生成に寄与しないも 30 のも一定程度存在するため、相当量のフッ素を導入する 必要がある。ところが大量のフッ素を導入した場合、充 分なアニールを行わないと、層間絶縁膜などの上層膜や その界面にフッ素ガスが閉じとめられ、膜の膨れや剥離 が生じる場合がある。このためアニール時間をある程度 長くとって不要なフッ素をガス化して除去する必要があ る。したがってプロセス効率が低下する場合があり、ま た、残存フッ素を的確に制御することが困難になる場合 がある。シリコン窒化膜形成後にフッ素の導入を行え ば、プロセス効率を向上でき、また、後の工程において フッ素が拡散することによる素子特性の劣化を防止する ことができる。また、このシリコン窒化膜は、その後の コンタクトホール形成工程にてエッチング阻止膜として の役割を果たし、電流リーク等を防止できるという利点 も得られる。

#### [0025]

【発明の実施の形態】本発明の半導体装置の製造方法では、まず、シリコン基板上にゲート絶縁膜を介してゲート電極を形成する。ゲート絶縁膜としてはたとえばシリコン熱酸化膜が用いられる。ゲート電極は、多結晶シリ

コンや高融点金属等から構成され、これらを併用した多層構造としてもよい。ゲート電極の形成方法については特に制限が無いが、たとえばゲート絶縁膜およびゲート電極層を成膜した後、選択エッチングによりパターンニングするという方法が用いられる。

【0026】次にゲート電極およびシリコン基板表面に一導電型の不純物を導入する。シリコン基板に対しては、通常、ゲート電極の両脇の領域に不純物が導入される。不純物導入は、たとえばイオン注入法により行うととができる。上記のようにゲート電極とシリコン基板の両方に対して同一工程で不純物を導入することにより、プロセス効率を上げることができる。

【0027】つづいて第一の熱処理を行う。この熱処理によりシリコン基板中の不純物が拡散してソース・ドレイン領域が形成されるのであるが、通常は、これと同時にゲート電極中の不純物が活性化され、ゲート電極の導電率の向上が図られる。第一の熱処理の条件については、不純物の導入条件等に応じて適宜設定される。たとえば不純物導入をイオン注入法により行った場合、打ち込みイオン種、加速電圧、ドーズ量等に応じて設定される。なお上記熱処理をRTAにより行えば、短時間で不純物の活性化を行うことができ、不純物拡散層の分布や基板上の素子への悪影響を抑えることができる。特に、浅い不純物拡散層を形成した場合、RTAによる処理が有効である。RTAを用いる場合、処理温度は通常、900~1100℃とする。

【0028】次に、所望によりシリコン窒化膜を形成した後、少なくともゲート電極にファ素を導入し、次いで第二の熱処理を行う。ファ素の導入は、イオン注入法や熱拡散法等、種々の方法により行うことができ、プロセス効率上、ゲート電極だけでなく基板全面に導入してもよい。イオン注入法による場合はドーズ量を好ましくは1×10<sup>13</sup> cm<sup>-2</sup>~1×10<sup>16</sup> cm<sup>-2</sup>、さらに好ましくは5×10<sup>14</sup> cm<sup>-2</sup>~3×10<sup>15</sup> cm<sup>-2</sup>とする。加速電圧は好ましくは5~30keV、さらに好ましくは5~20keVとする。このようなイオン注入条件とすることにより、基板への損傷を与えることなくファ素を充分に導入することができる。

【0029】熱拡散法による場合は、たとえばNF,等のフッ素含有ガス中で熱処理するという方法が用いられる。熱処理温度はたとえば700~950℃、好ましくは750~900℃とする。熱処理温度が高すぎるとソース・ドレイン領域の不純物分布に影響を及ぼす場合があり、pMOSにおいてはボロン突き抜けが起こることがある。一方、熱処理温度が低すぎるとフッ素が充分に導入されない場合がある。

【0030】フッ素導入後の第二の熱処理は、フッ素を拡散させてゲート絶縁膜の領域に移動させ、この領域中のシリコンの末端部を効率的にSi-F結合に置換するために行われるものである。第二の熱処理の処理温度

10

は、好ましくは500~900℃、さらに好ましくは6 00~800℃とする。熱処理温度が高すぎると、フッ 素の外方拡散が顕著となったり、Si-F結合生成より もフッ素の拡散が優先してSi-F結合が充分に形成さ れないことがある。また、ボロン突き抜けを引き起こす ことがあり、さらに、ソース・ドレイン領域の不純物濃 度ブロファイルが変動することもある。一方、熱処理温 度が低すぎるとフッ素が充分に導入されない場合があ る。上記温度範囲で第二の熱処理を行えば、導入された フッ素がチャネル領域等を構成するシリコンのSi-H 10 ネル用不純物としてAsを注入した。イオン注入条件 結合やダングリングボンドを効率的に置換してSi-F 結合を生成し、スロートラップやホットチャネル効果を 一層効果的に抑制できる。また結合に寄与しないフッ素 を少なくでき、このようなフッ素による素子特性の劣化 を防止することができる。

【0031】本発明においてフッ素導入前に窒化シリコ ン膜を形成する場合は、膜形成をLP (Low Pressure) CVD法により行うことが好ましい。これにより膜の緻 密性が向上し、フッ素の外方拡散をより効果的に防止す ることができる。成膜条件については、成膜温度を60 0~750℃とし、成膜時間は1~7時間とすることが 好ましい。これにより膜の緻密性を一層向上させること ができる。

【0032】本発明は、ゲート電極の幅が0.2 μm以 下のMOSFETやゲート絶縁膜の厚みが4nm以下の MOSFETに適用した場合に特に効果的である。この ような微細化されたFETでは、スロートラップやホッ トエレクトロン効果による閾値電圧変動等の影響が大き くなるからである。

【0033】本発明は、pMOS、特にp型電極を備え た表面チャネル型のpMOSに適用した場合、一層効果 的にスロートラップの問題を解決できる。 p MOSの場 合、nMOSに比較してドレイン飽和電流が小さく、ス ロートラップの影響が大きくなりやすいからである。特 に表面チャネル型のpMOSでは、チャネル領域が狭い ためにスロートラップの影響はさらに大きくなる。した がって本発明は、不純物としてボロンを用いた場合、さ らには加速電圧8keV以下のイオン注入法により浅い 接合のソース・ドレイン領域を形成するプロセスに適用 した場合、一層効果的にスロートラップの問題を解決で

【0034】また本発明をnMOSに適用した場合に は、スロートラップの抑制よりもむしろホットエレクト ロン効果の問題が有効に解決される。nMOSはpMO Sに比較してドレイン飽和電流が大きく、ホットエレク トロン効果が顕著となるからである。この場合、ソース ・ドレイン領域の不純物としては砒素、リン、アンチモ ン等が用いられる。

[0035]

【実施例】実施例1

本実施例は、本発明をCMOS製造プロセスに適用した 例を示すものである。以下、図1~4を参照して説明す る。

【0036】まず図1(a)のように、シリコン基板1 上にSTI(Shallow Trench Isolation)による索子分 離膜2を形成した後、nMOS形成領域にレジストマス ク3を設け、pMOS形成領域にリンをイオン注入し た。これにより n型ウェル4を形成した。つづいてレジ ストマスク3を残したまま、関値電圧調整のためのチャ は、加速電圧100keV、ドーズ量7×10<sup>12</sup>cm<sup>-2</sup> とした。

【0037】次いで図1 (b) のように、pMOS形成 領域にレジストマスク5を設け、nMOS形成領域にボ ロンをイオン注入した。これにより p型ウェル6を形成 した。つづいてレジストマスク5を残したまま、閾値電 圧調整のためのチャネル用不純物としてボロンを注入し た。イオン注入条件は、加速電圧30keV、ドーズ量 8×1012cm-2とした。

【0038】つづいて850℃でパイロジェニック酸化 を行い、活性領域の表面に厚さ4 n mのゲート酸化膜7 を形成した後、その上に多結晶シリコン8を膜厚150 nmとして堆積し、これらを選択エッチングによりバタ ーニングした(図1(c))。各ゲート電極のゲート長 は $0.18\mu$ mとした。

【0039】次に図2 (a) に示すように、nMOS形 成領域にレジストマスク12を設けて p M O S 形成領域 にイオン注入し、髙濃度の不純物が注入されたソース・ ドレインエクステンション領域13を形成した。イオン 種はBF<sub>1</sub>とし、加速電圧5keV、ドーズ量1×10 <sup>11</sup>cm<sup>-1</sup>とした。次いでレジストマスク12を残したま まポケット領域14形成のためのイオン注入を行った。 このイオン注入は注入角度を25度とする回転注入法に より行った。イオン種としてAsを用い、加速電圧70 keV、ドーズ量2×10<sup>1</sup>'cm<sup>-1</sup>とした。

【0040】次に図2(b)に示すように、pMOS形 成領域にレジストマスク15を設けてnMOS形成領域 にイオン注入し、高濃度の不純物が注入されたソース・ ドレインエクステンション領域16を形成した。イオン 種はAsとし、加速電圧10keV、ドーズ量4×10 11 c m-1とした。次いでレジストマスク15を残したま まポケット領域17形成のためのイオン注入を行った。 とのイオン注入は注入角度を25度とする回転注入法に より行った。イオン種としてBF,を用い、加速電圧3 OkeV、ドーズ量4×10<sup>11</sup>cm<sup>-1</sup>とした。

【0041】次いでサイドウォール18およびサイドウ ォール19を公知の方法により形成し、ゲート電極20 およびゲート電極21を形成した(図2(c))。つづ いてpMOS形成領域にボロンのイオン注入を行った。

50 これによりソース・ドレイン領域22の形成とゲート電

極20への不純物導入が同時に行われた(図2

(d))。ボロン注入条件は、加速電圧5keV、ドー ズ量4×1011cm-1とした。

11

【0042】つづいてnMOS形成領域にヒ素のイオン 注入を行った。これによりソース・ドレイン領域23の 形成とゲート電極21への不純物導入が同時に行われた (図2(d))。ボロン注入条件は、加速電圧50ke V、ドーズ量6×10<sup>15</sup> c m<sup>-1</sup>とした。この後、窒素雰 囲気下、1050℃10秒間のRTA(Rapid Thermal Annealing) 処理を行い、ソース・ドレイン領域および ゲート電極中の不純物を活性化した。図2(d)はここ までの工程を終了した状態を示す。

【0043】次いで図3(a)に示すように全面にフッ 素24のイオン注入を行った。注入条件は、加速電圧1 0keV、ドーズ量3×10<sup>1</sup>cm<sup>-1</sup>とした。この条件 でイオン注入した場合、フッ素の飛程はゲート電極およ びシリコン基板の表面近傍に存在することとなる。フッ 素注入後、図3(b)に示すように窒素雰囲気下、70 0℃で20分間熱処理した。このときゲート電極中のフ ッ累は熱拡散し、ゲート絶縁膜7直下のチャネル領域2 6に到達する。チャネル領域26を構成するシリコン は、図5 (a) のように、末端部が水素で結合される か、あるいは未結合のまま残存した形態となっている が、これらはいずれもフッ素により容易に置換され、図\* \*5(b)のようになる。すなわちチャネル領域26を構 成するシリコンのSi-H結合やダングリングボンドが 効率的にフッ素で置換される。

【0044】つづいてコバルト膜をスパッタリング法に より形成した後、熱処理を施すことによりコバルトシリ サイド27を形成した(図4(a))。コパルトシリサ イド27は、図示したようにゲート電極およびソース・ ドレイン領域上に形成される。 コバルトシリサイド27 の膜厚は約35nmとなった。

【0045】次に層間絶縁膜として全面にBPSG(リ ンボロンガラス) 膜28を堆積後、コンタクトホールを 設け、公知のCMP(Chemical Mechanical Polishing: 化学的機械的研磨) プロセスによりタングステンプラグ 29を形成した(図4(b))。その後、公知の方法に より上層配線等を形成し、CMOSを完成した。

【0046】以上の方法により作製したCMOSに含ま れるpMOSについて、耐スロートラップ特性を評価し た。上記のもの以外にフッ索導入量を変更したものも同 時に評価した。表1に各サンブルのフッ素導入量を示 20 す。上記実施例で説明した p MOSはNO. 2 に対応す る。NO.4はフッ素をイオン注入しない従来のpMOS

[0047]

【表1】

である。

NO.	フッ索イオン注入時の ドーズ量 (cm <sup>-2</sup> )	フッ案イオン注入時の加 速電圧(keV)
1	6×10 <sup>15</sup>	10
2	3×10 <sup>15</sup>	10
3	5×10 <sup>14</sup>	10
4	なし	_

評価は、200℃雰囲気に放置した際の閾値電圧の変動 を測定することにより行った。このような高温下に放置 した場合、ゲート絶縁膜やチャネル領域中にダングリン グボンドが発生しやすく、スロートラップの発生が促進 され、関値電圧の変化が大きくなる。すなわち本実施例 の評価は耐スロートラップ特性の加速試験となる。評価 結果を図6に示す。本発明の方法を用いたNO.1~3 は、従来法によるNO.4に比べ関値電圧の変動(ΔVt h) が小さく、スロートラップが抑制されていることが わかる。

【0048】以上、CMOSのpMOSについてスロー トラップが改善されることを示したが、nMOSに対し ても、ホットエレクトロンによる閾値電圧の変動を抑制 できるという効果が得られる。

【0049】実施例2

フッ素のイオン注入をシリコン窒化膜形成後に行い、フ ッ累注入後の熱処理を行わなかったこと以外は実施例1 (NO.2) と同様にしてCMOSを作製した。以下、本 実施例のプロセスについて図面を参照して説明する。

った。

【0051】次いでコバルト膜をスパッタリング法によ り形成した後、熱処理を施すことによりコバルトシリサ イド27を形成した(図7(a))。 コバルトシリサイ ド27の膜厚は約35nmとした。

【0052】次にLP-CVD法により全面にシリコン 窒化膜(膜厚50nm)を成膜した(図7(b))。成 膜温度は630℃とした。

【0053】次いで図7(c)に示すように全面にフッ 40 素24のイオン注入を行った。注入条件は、加速電圧1 OkeV、ドーズ量5×10<sup>1</sup>cm<sup>-1</sup>とした。フッ素注 入後の熱処理は行わなかった。

【0054】次に層間絶縁膜として全面にBPSG(リ ンボロンガラス) 28を堆積後(図8(a))、その上 にレジストマスク31を設け(図8(b))、ドライエ ッチングによりコンタクトホール32を形成した(図8 (c))。ドライエッチングは、C.F. にCO、Ar、 O<sub>2</sub>を添加したエッチングガスを用いて行った。このエ ッチングガスはシリコン酸化膜膜とシリコン窒化膜のエ 【0050】まず実施例1の図1~2と同様の工程を行 50 ッチング選択比が高く、シリコン窒化膜を選択的にエッ

チングすることができる。このため図8(c)における BPSG膜28のエッチングは、シリコン窒化膜30上 で停止する。BPSG膜28の膜厚は100nm程度と 厚膜であるため、上記エッチングの際、一定程度のオー バーエッチングが必要となる。このため従来ではエッチ ング時に不純物拡散層がエッチングされてコンタクトプ ラグの形成不良が生じることがあった。本実施例ではエ ッチング阻止膜としてシリコン窒化膜を設けているた め、このような問題を回避できる。

【0055】BPSG膜28をエッチングした後、今度 10 は、シリコン窒化膜30をドライエッチングにより除去 した。このときエッチングガスとしてC4HF,O2およ び〇、を含むガスを使用した。このエッチングガスは、 コバルトシリサイド27よりもシリコン窒化膜30を選 択的にエッチングするため、上記ドライエッチングは、 コバルトシリサイド27上で停止する(図9(a))。 このコバルトシリサイド27が存在しないと、ソース・ ドレイン領域がエッチングされて電流リーク発生を引き 起とす場合がある。

【0056】エッチング終了後、レジストマスク31を 20 様にして作製されたものである。 除去し、次いでスパッタリング法によりTi膜34 (膜 厚10nm)、TiN膜35 (膜厚50nm)をこの順 で堆積した。その後、窒素雰囲気下でRTA法により6×

\*90℃30秒間のアニール処理を行った。このとき、イ オン注入されたフッ索がゲート電極中を拡散し、ゲート 絶縁膜7直下のチャネル領域26に到達する。 これによ りチャネル領域26を構成するシリコンのSi-H結合 やダングリングボンドが効率的にファ素で置換される。 【0057】つづいてスパッタリング法により全面にタ ングステン36を堆積した後、公知のCMPプロセスに よりタングステンプラグを形成した。その後、公知の方 法により上層配線等を形成し、CMOSを完成した。

【0058】以上の方法により作製したCMOSに含ま れるpMOSについて、耐スロートラップ特性を評価し た。評価したFETを表2に示す。上記のプロセスによ り作製したものがNO.1である。上記のもの以外にフッ 素をイオン注入しないpMOSも併せて評価した(NO. 2、3)。NO.2はシリコン窒化膜を形成しないプロセ スにより得られた従来のCMOSであり、表1のNO.4 と同様のものである。NO.3はシリコン窒化膜を形成す るプロセスにより得られたCMOSであり、図7 (c) のフッ素導入工程を行わなかったこと以外はNO.1と同

[0059] 【表2】

NO.	フッ索イオン注入時のド ーズ量 (cm <sup>-2</sup> )	フッ素イオン注入時の 加速電圧 (keV)
1	5 × 1 0 14	1 0
2	なし	_
3	なし	

評価は、200℃雰囲気に放置した際の関値電圧の変動 30 を測定することにより行った。このような髙温下に放置 した場合、ゲート絶縁膜やチャネル領域中にダングリン グボンドが発生しやすく、スロートラップの発生が促進 され、閾値電圧の変化が大きくなる。すなわち上記評価 は耐スロートラップ特性の加速試験となる。評価結果を 図10に示す。本発明の方法を用いたNO.1は、NO.2、 NO.3 に比べ閾値電圧の変動が小さく、スロートラップ が抑制されていることがわかる。また本実施例のプロセ スは、実施例1と比較し、フッ素注入量を少なくすると とができ、さらにフッ素導入後の熱処理を他の工程(本 40 実施例ではTi/TiN膜形成後のアニール工程)の熱 処理と兼用できるというメリットがある。

【0060】以上、CMOSのpMOSについてスロー トラップが改善されることを示したが、nMOSに対し ても、ホットエレクトロンによる関値電圧の変動を抑制 できるという効果が得られる。

【0061】尚、上記実施例ではCMOS形成プロセス を例にとって説明したが、DRAM等、他のデバイスの トランジスタ形成にも適用できることはいうまでもな い。

#### [0062]

【発明の効果】以上のように本発明によれば、ソース・ ドレイン領域形成後にフッ素のイオン注入を行い、その 後熱処理を行うため、チャネル領域のシリコン末端部が フッ素により効率的に置換される。このためスロートラ ップを抑制し、トランジスタの長期信頼性を改善でき る。また、ホットエレクトロン効果による閾値電圧変動 や相互コンダクタンスg。の劣化を有効に防止すること ができる。

【図面の簡単な説明】

【図1】本発明の半導体装置の製造方法を示す工程断面 図である。

【図2】本発明の半導体装置の製造方法を示す工程断面 図である。

【図3】本発明の半導体装置の製造方法を示す工程断面 図である。

【図4】本発明の半導体装置の製造方法を示す工程断面 図である。

【図5】シリコン末端部の構造を説明するための図であ る。

【図6】本発明の適用によるスロートラップ改善効果を 50

説明するための図である。

【図7】本発明の半導体装置の製造方法を示す工程断面 図である。

【図8】本発明の半導体装置の製造方法を示す工程断面 図である。

【図9】本発明の半導体装置の製造方法を示す工程断面 図である。

【図10】本発明の適用によるスロートラップ改善効果 を説明するための図である。

【符号の説明】

- 1 シリコン基板
- 2 素子分離膜
- 3 レジストマスク
- 4 n型ウェル
- 5 レジストマスク
- 6 p型ウェル
- 7 ゲート酸化膜
- 8 多結晶シリコン
- 9 ドレイン領域
- 12 レジストマスク
- 13 ソース・ドレインエクステンション領域


- \*14 ポケット領域
  - 15 レジストマスク
  - 16 ソース・ドレインエクステンション領域


16


- 17 ポケット領域
- 18 サイドウォール
- 19 サイドウォール
- 20 ゲート電極
- 21 ゲート電極
- 22 ソース・ドレイン領域
- 10 23 ソース・ドレイン領域
  - 24 フッ素
  - 26 チャネル領域
  - 27 コバルトシリサイド
  - 28 BPSG (リンポロンガラス) 膜
  - 29 タングステンプラグ
  - 30 シリコン窒化膜
  - 31 レジストマスク
  - 32 コンタクトホール
  - 34 Ti膜
- 20 35 TiN膜
- 36 タングステン


[図1]

【図3】









- O NO.1(本発明の方法)
- ◆ NO.2(従来技術 堕化膜なし)
- □ NO.3(從来技術 鹽化膜形成)

## フロントページの続き

(51) Int.Cl.<sup>7</sup>

識別記号

FI

テーマコード(参考)

H01L 29/78

301F

Fターム(参考) 4M104 AA01 BB00 BB20 BB25 BB40

CC01 CC05 DD04 DD37 DD55

DD80 DD84 DD88 DD89 EE06

EE17 FF14 GG10 HH18

5F040 DA05 DA06 DB03 DC01 EC01

EC04 EC07 EC08 EC13 EF02

EF11 EH02 EJ03 EK05 EL06

EM01 EM02 EM03 FA03 FB02

FC00 FC13 FC15 FC19

5F048 AA07 AA09 AC03 BA01 BB06

BB07 BB08 BB12 BC06 BC07

BD04 BE03 BF06 BF07 BF16

BG14

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
·

# IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.